Toutes les ressources premium et membres pour 8,99 €/mois, en abonnement sans engagement. Voir les offres

PalateKit

Se connecter
Menu

Demander une ressource

Décrivez en une phrase la ressource qui vous manque. Nous vous écrirons quand elle sera publiée.

0 / 280

Une page, une vidéo ou une image en ligne.

Débloquer PalateKit

Tout débloquer

Offre

Le paiement vaut acceptation de nos conditions générales de vente.

Paiement sécurisé par Stripe. Reçus et factures envoyés par e-mail.

Content de vous revoir

Connectez-vous pour installer, télécharger ou sauvegarder cette ressource. Un compte gratuit suffit pour les ressources gratuites.

FPGA : RTL, synchronisation des horloges et synthèse HLS v1.0.0

Utilisez cette ressource pour concevoir et vérifier un bloc logique pour FPGA

Nouveau

  • 366 téléchargements
  • 167 mentions J'aime
  • 210 sauvegardes

Gratuit

Installer avec la CLI

Dans un terminal, depuis le dossier voulu :

npx --yes palatekit@latest install fpga-rtl-design

Sans option, la skill va dans ~/.agents/skills/ ; ajoutez --agent claude-code (ou codex, cursor…) pour viser un agent.

Première fois : connectez la CLI avec

npx --yes palatekit@latest login

L'agent vous aide à écrire le RTL, à traiter les contraintes de timing et les croisements de domaines d'horloge, puis à vérifier le bloc. Vous obtenez une architecture et une liste de points à valider en simulation.

Choisie surtout par

Mise à jour le 2 novembre 2026

Carte de la skill « FPGA : RTL, synchronisation des horloges et synthèse HLS »

Caractéristiques

Fonctionne dans
Guides d'installation
Génère avec
Le modèle de votre agent
Licence
Apache-2.0

Ressources similaires

Tout voir

Ce que vous obtenez

  • SKILL.md : rôle de l'agent et règles de travail
  • references/patterns.md : méthodes et modèles recommandés
  • references/validations.md : critères de contrôle avant livraison

Pour qui

  • Votre conception FPGA échoue à la fermeture du timing
  • Vous passez un algorithme en synthèse haut niveau

Pas pour qui

    Étiquettes

    • fpga
    • verilog
    • vhdl
    • timing

    À propos

    Vous dites

    « Écris un module Verilog de FIFO entre deux horloges asynchrones et prévois les tests de simulation. »

    Carte de la skill « FPGA : RTL, synchronisation des horloges et synthèse HLS »

    Skill publiée par omer-metin sous licence Apache-2.0. Fichiers livrés dans leur version d'origine, en anglais.

    Voir plus

    Comment l'utiliser

    1. Installez la skill dans le dossier de skills de votre agent
    2. Demandez à votre agent de concevoir et vérifier un bloc logique pour FPGA
    3. Relisez et ajustez le résultat

    Aperçu du contenu

    Fichiers

    • LICENSE10,1 Ko
    • NOTICE-PALATEKIT.md0,5 Ko
    • references/patterns.md18,6 Ko
    • references/sharp_edges.md8,7 Ko
    • references/validations.md4,2 Ko
    • SKILL.md1,1 Ko

    Origine et licence

    Référencée sans modification

    Auteur
    omer-metin
    Source
    github.com/omer-metin/skills-for-antigravity/tree/e8dcf4e8737921a10088bd5c9eb65e81f74c051f/skills/fpga-design
    Licence
    Apache-2.0

    Notice

    « fpga-design » (omer-metin, Apache-2.0) livré dans sa version d'origine : fiche en français et en anglais par PalateKit.

    Avis des utilisateurs

    –

    Aucune note pour l'instant

    Chargement des avis…

    Supprimer votre avis ?

    Votre note et votre commentaire seront retirés de la fiche.